PATENT APPLICATION ATTORNEY DOCKET NO.: 02008/150001

APPLICATION

FOR

UNITED STATES LETTERS PATENT

TITLE:

TESTING APPARATUS

APPLICANT:

Masashi MIYAZAKI

Kenji INABA

Toshiyuki MIURA

22511
PATENT TRADEMARK OFFICE

"EXPRESS MAIL" Label No.: <u>EV370765009US</u>

Date of Deposit: February 17, 2004

試験装置

発明の背景

1. 発明の分野

5 本発明は、試験装置に関する。特に本発明は、異なる種類の試験モジュール が選択的に搭載される試験モジュールスロットを複数備える試験装置に関する。

2. 関連技術の説明

25

被試験デバイスのアナログ試験を行う試験装置では、一の試験モジュールが 試験信号を発生して被試験デバイスに供給し、また他の試験モジュールが被試 10 験デバイスの出力信号を測定することにより、被試験デバイスの試験を行う。 そして、複数の試験モジュールのそれぞれを適切に動作させるために、複数の 制御モジュールのそれぞれが複数のトリガ信号及び複数のクロック信号から、 それぞれの試験モジュールの種別に応じたトリガ信号及びクロック信号を試験 プログラムに基づいて選択して試験モジュールに供給する。この制御モジュー 15 ルの動作を実現させるため、試験プログラムの作成者は、制御モジュールに入 力されるトリガ信号及びクロック信号、並びに制御モジュールから試験モジュ ールに出力されるトリガ信号及びクロック信号を任意に選択させるために、制 御モジュールにおける入力と出力との接続を管理する管理テーブルを作成し、 また制御モジュールにおける入力と出力との接続を意識して、被試験デバイス 20 を試験するための試験プログラムを作成している。

近年、被試験デバイスを試験するための異なる種類の試験信号をそれぞれ生成する異なる種類の試験モジュールが選択的に搭載される試験モジュールスロットを複数備える試験装置が開発されている。このような試験装置においては、制御モジュールと試験モジュールとの接続関係が任意に変更されるため、試験モジュールが入れ替えられるたびに管理テーブルを作成し直さなければならず、また試験モジュールが入れ替えられるたびに試験モジュールの搭載位置に応じて試験プログラムを作成しなければならず、非常に面倒な試験のための準備過

程が必要であった。

10

15

20

25

発明の概要

5 本発明は、上記の課題を解決することができる試験装置を提供することを目 的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせに より達成される。また従属項は本発明の更なる有利な具体例を規定する。

即ち、本発明の第1の形態によると、被試験デバイスを試験するための異なる種類の試験信号をそれぞれ生成する異なる種類の試験モジュールが選択的に搭載される試験モジュールスロットを複数備える試験装置であって、複数の試験モジュールスロットのそれぞれに搭載された複数の試験モジュールの動作を制御するための制御信号を、複数の試験モジュールにそれぞれ供給する複数の制御モジュールと、複数の試験モジュールのうちの特定の試験モジュールに、特定の試験モジュールに応じた制御信号を与えるべく、制御モジュールに予め設定すべきハードウェア設定情報を供給する設定情報供給手段と、特定の試験モジュールに引御信号を供給する制御モジュールにイネーブル信号を供給させるイネーブル信号制御手段と、ハードウェア設定情報に基づいて、特定の試験モジュールからイネーブル信号を受け取った制御モジュールを、特定の試験モジュールに応じた制御信号を特定の試験モジュールに供給させるべく設定させる設定手段とを備える。

制御モジュールは、複数の異なる種類の制御信号のそれぞれを入力する複数のインターフェースを有し、設定情報供給手段は、複数の制御信号のうちの特定の制御信号を選択し、複数のインターフェースのうちの特定の制御信号を制御モジュールに入力する特定のインターフェースを介して、制御モジュールにハードウェア設定情報を供給し、設定手段は、特定のインターフェースから制御モジュールに入力された制御信号を特定の試験モジュールに供給させるべく、制御モジュールを設定させてもよい。

制御モジュールは、複数のインターフェースのそれぞれが入力する複数の制

御信号から特定の試験モジュールに供給する制御信号を選択するマルチプレク サ回路と、特定の試験モジュールからイネーブル信号を受け取っている場合に、 設定手段から供給される設定要求信号に基づいて、特定のインターフェースか らハードウェア設定情報が入力されていることを示す情報を、マルチプレクサ 回路による制御信号の選択を制御するセレクト信号として保持するフリップフ ロップ回路とをさらに有してもよい。

5

10

制御信号は、試験モジュールの動作を制御するトリガ信号であり、マルチプレクサ回路は、複数のインターフェースがそれぞれ入力する複数の種類の異なるトリガ信号から特定の試験モジュールに供給すべきトリガ信号を選択して供給してもよい。

制御信号は、試験モジュールの動作を制御するクロック信号であり、マルチ プレクサ回路は、複数のインターフェースがそれぞれ入力する複数の種類の異 なるクロック信号から特定の試験モジュールに供給すべきクロック信号を選択 して供給してもよい。

制御モジュールは、複数のインターフェースのそれぞれが制御信号として入 15 力する、試験モジュールの動作を制御する複数の異なる種類のトリガ信号から 特定の試験モジュールに供給するトリガ信号を選択する第1マルチプレクサ回 路と、特定の試験モジュールからイネーブル信号を受け取っている場合に、設 定手段から供給される設定要求信号に基づいて、特定のインターフェースから ハードウェア設定情報が入力されていることを示す情報を、第1マルチプレク 20 サ回路によるトリガ信号の選択を制御するセレクト信号として保持する第1フ リップフロップ回路と、複数のインターフェースのそれぞれが制御信号として 入力する、試験モジュールの動作を制御する複数の異なる種類のクロック信号 から特定の試験モジュールに供給するクロック信号を選択する第2マルチプレ クサ回路と、特定の試験モジュールからイネーブル信号を受け取っている場合 25 に、設定手段から供給される設定要求信号に基づいて、特定のインターフェー スからハードウェア設定情報が入力されていることを示す情報を、第2マルチ プレクサ回路によるクロック信号の選択を制御するセレクト信号として保持す る第2フリップフロップ回路とをさらに有してもよい。

5

10

15

20

25

複数の試験モジュールのうちの第1試験モジュールの動作を制御する第1サ イト制御装置と、複数の試験モジュールのうちの第2試験モジュールの動作を 制御する第2サイト制御装置とをさらに備え、イネーブル信号制御手段は、第 1 試験モジュールにイネーブル信号を生成させ、第1試験モジュールに制御信 号を供給する複数の制御モジュールのうちの第1制御モジュールにイネーブル 信号を供給させ、設定情報供給手段は、第1サイト制御装置の制御に基づいて 生成された制御信号を第1制御モジュールに入力する第1インターフェースか らハードウェア設定情報を供給し、設定手段は、第1インターフェースから第 1 制御モジュールに入力された制御信号を、第1制御モジュールから第1試験 モジュールに供給させるべく、第1制御モジュールを設定させ、また、イネー ブル信号制御手段は、第2試験モジュールにイネーブル信号を生成させ、第2 試験モジュールに制御信号を供給する複数の制御モジュールのうちの第2制御 モジュールにイネーブル信号を供給させ、設定情報供給手段は、第2サイト制 御装置の制御に基づいて生成された制御信号を第2制御モジュールに入力する 第2インターフェースからハードウェア設定情報を供給し、設定手段は、第2 インターフェースから第2制御モジュールに入力された制御信号を第2試験モ ジュールに供給させるべく、第2制御モジュールを設定させてもよい。

当該試験装置は、複数の被試験デバイスを同時に試験し、イネーブル信号制御手段は、複数の被試験デバイスのうちの第1被試験デバイスに試験信号を供給する、複数の試験モジュールのうちの第1試験モジュールにイネーブル信号を生成させ、第1試験モジュールに制御信号を供給する複数の制御モジュールのうちの第1制御モジュールにイネーブル信号を供給させ、設定情報供給手段は、第1被試験デバイスの試験を制御するための制御信号を第1制御モジュールに入力する第1インターフェースからハードウェア設定情報を供給し、設定手段は、第1インターフェースから第1制御モジュールに入力された制御信号を第1試験モジュールに供給させるべく、第1制御モジュールを設定させ、また、イネーブル信号制御手段は、複数の被試験デバイスのうちの第2被試験デ

バイスに試験信号を供給する、複数の試験モジュールのうちの第2試験モジュールにイネーブル信号を生成させ、第2試験モジュールに制御信号を供給する複数の制御モジュールのうちの第2制御モジュールにイネーブル信号を供給させ、設定情報供給手段は、第2被試験デバイスの試験を制御するための制御信号を第2制御モジュールに入力する第2インターフェースからハードウェア設定情報を供給し、設定手段は、第2インターフェースから第2制御モジュールに入力された制御信号を第2試験モジュールに供給させるべく、第2制御モジュールを設定させてもよい。

複数の試験モジュールは、被試験デバイスのアナログ試験を行うアナログ測 10 定モジュールであり、複数の制御モジュールは、複数のアナログ測定モジュー ルの動作を制御するための制御信号を、複数のアナログ測定モジュールにそれ ぞれ供給してもよい。

なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。

15

5

図面の簡単な説明

図1は、本発明の一実施形態に係る試験装置100の構成の一例を示す。

図2は、トリガ制御モジュール114aの構成の第1の例を示す。

20 図3は、トリガ制御モジュール114aの構成の第2の例を示す。

図4は、トリガ制御モジュール114aの構成の第3の例を示す。

発明の詳細な説明

25 以下、発明の実施形態を通じて本発明を説明するが、以下の実施形態は特許 請求の範囲に係る発明を限定するものではなく、また実施形態の中で説明され ている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図1は、本発明の一実施形態に係る試験装置100の構成の一例を示す。試

験装置100は、制御装置群102、複数のトリガ信号ソース104a~104d、複数のクロック信号ソース106a~106d、アナログ同期制御部108、複数の試験モジュール118a~118c、及び複数の試験モジュールスロット120a~120cを備える。

5 制御装置群102は、統括制御装置101及び複数のサイト制御装置103 a~103bを有する。また、アナログ同期制御部108は、トリガマトリックス110及びクロックマトリックス112を有する。トリガマトリックス110は、複数のトリガ制御モジュール114a~114cを含み、クロックマトリックス112は、複数のクロック制御モジュール116a~116cを含10 む。

試験装置100は、試験信号を生成して被試験デバイス150a~150cに供給し、被試験デバイス150a~150cが試験信号に基づいて動作した結果出力する出力信号を測定し、測定結果に基づいて被試験デバイス150a~150cの良否を判断する。試験装置100は、オープンアーキテクチャにより実現され、被試験デバイス150a~150cに試験信号を供給する試験モジュール118a~118cとして、オープンアーキテクチャに基づくモジュールを用いる。即ち、試験モジュールスロット120a~120cは、被試験デバイス150a~150cを試験するための異なる種類の試験信号をそれぞれ生成する異なる種類の試験モジュール118a~118cが選択的に搭載される。試験モジュール118a~118cは、例えば任意のアナログ波形を生成して被試験デバイス150a~150cに供給する任意波形整形器、任意波形整形器から供給されたアナログ波形に応じて被試験デバイス150a~150cが出力するアナログ波形を取り込み、アナログ波形の位相特性を試験する位相特性試験器等の被試験デバイス150a~150cのアナログ試験を行うアナログ測定モジュールである。

15

20

25

トリガ制御モジュール $114a\sim114c$ 及びクロック制御モジュール $116a\sim116c$ のそれぞれは、複数の試験モジュールスロット $120a\sim12$ 0cのそれぞれに搭載された複数の試験モジュール $118a\sim118c$ の動作

をそれぞれ制御するためのトリガ信号及びクロック信号を、複数の試験モジュール $118a\sim118c$ にそれぞれ供給する。トリガ信号及びクロック信号は、本発明の制御信号の一例である。

トリガ制御モジュール114a~114cは、複数のトリガ信号ソース10 4a~104dのそれぞれから供給された、複数の異なる種類のトリガ信号の 5 それぞれを入力する複数のインターフェースを有する。また、クロック制御モ ジュール116a~116cは、複数のクロック信号ソース106a~106 dのそれぞれから供給された、複数の異なる種類のクロック信号のそれぞれを 入力する複数のインターフェースを有する。そして、トリガ制御モジュール1 14a~114cは、トリガ信号ソース104a~104dがそれぞれ発生す 10 るトリガ信号を受け取り、制御装置群102の制御に基づいて、トリガ信号ソ ース104a~104dのいずれかが発生したトリガ信号を選択して試験モジ ュール118a~118cにそれぞれ供給する。また、クロック制御モジュー ル116a~116cは、クロック信号ソース106a~106dがそれぞれ 発生するクロック信号を受け取り、制御装置群102の制御に基づいて、クロ 15 ック信号ソース106a~106dのいずれかが発生したクロック信号を選択 して試験モジュール118a~118cにそれぞれ供給する。ここで、トリガ 信号ソース104a \sim 104d及びクロック信号ソース106a \sim 106dは、 例えばデジタル同期制御部、パフォーマンスボード等である。また、試験モジ ュール118a~118c、トリガ制御モジュール114a~114c、又は 20 クロック制御モジュール116a~116cが、トリガ信号ソース104a~ 104d又はクロック信号ソース106a~106dとして機能してもよい。 統括制御装置101は、試験装置100が被試験デバイス150a~150 cの試験に用いる試験制御プログラム、試験プログラム、及び試験データ等を 外部のネットワーク等を介して取得して格納する。サイト制御装置103a~ 25

外部のネットワーク等を介して取得して格納する。サイト制御装置103a~103bは、本発明に係る設定情報供給手段、イネーブル信号制御手段、及び設定手段としての機能を備え、複数の試験モジュール118a~118cを制御し、複数の被試験デバイス150a~150cのそれぞれを並行して同時に

試験する。サイト制御装置103a~103bと試験モジュール118a~118cとの接続関係は、被試験デバイス150a~150cのピンの数、パフォーマンスボードの配線の形態、試験モジュール118a~118cの種類等に応じて切り換えられ、サイト制御装置103a~103bは、複数の被試験デバイス150a~150cを並行して試験する。また、サイト制御装置103a~150cの性能に応じて異なる試験シーケンスを実行する。例えば、サイト制御装置103aは、複数の試験モジュール118a~118cのうちの試験モジュール118aを含む複数の試験モジュールの動作を制御し、サイト制御装置103bは、複数の試験モジュールの動作を制御する。即ち、サイト制御装置103a~103bのそれぞれは、複数の試験モジュール118a~118cを、サイト制御装置103a~103bのそれぞれは、複数の試験モジュール118a~118cを、サイト制御装置103a~103bのそれぞれは、複数の試験モジュール118~118cを、サイト制御装置103a~103bの数のサイトに分割し、それぞれのサイトに含まれる試験モジュールの動作を制御する。

5

10

15 サイト制御装置103a~103bは、統括制御装置101から試験制御プ ログラムを取得して実行する。次に、サイト制御装置103a~103bは、 試験制御プログラムに基づいて、被試験デバイス150a~150cの試験に 用いる試験プログラム及び試験データを統括制御装置101から取得し、被試 験デバイス150a~150cのそれぞれの試験に用いる試験モジュール11 20 8 a ~ 1 1 8 c に供給させる。次に、サイト制御装置 1 0 3 a ~ 1 0 3 b は、 複数のトリガ信号ソース104a~104dが発生するトリガ信号、及び複数 のクロック信号ソース106a~106dが発生するクロック信号を試験モジ ュール118a~118cに供給することにより、試験プログラム及び試験デ ータに基づく試験の開始を試験モジュール118a~118cに指示する。そ 25 して、サイト制御装置103a~103bは、試験が終了したことを示す割込 み等を例えば試験モジュール118a~118cから受け取り、統括制御装置 101に通知する。

ここで、本実施形態に係るトリガ制御モジュール114a~114c及びク

ロック制御モジュール $116a\sim116c$ のそれぞれは、被試験デバイス $150a\sim150c$ の試験が開始される前に、予めハードウェアにより設定され、複数のトリガ信号ソース $104a\sim104d$ 又は複数のクロック信号ソース $106a\sim106d$ が発生する複数のトリガ信号又は複数のクロック信号のうちのいずれを選択して出力するかが決定される。

5

10

15

20

25

サイト制御装置 103 a は、本発明の設定情報供給手段として機能し、複数の試験モジュール 118 a ~ 118 c の 5 ちの特定の試験モジュール 118 a に、特定の試験モジュール 118 a に応じたトリガ信号及びクロック信号を与えるべく、トリガ制御モジュール 114 a 及びクロック制御モジュール 116 a に予め設定すべきハードウェア設定情報を供給する。具体的には、複数のトリガ信号ソース 104 a ~ 104 d のいずれか 1 つからトリガ制御モジュール 114 a に、ハードウェア設定情報の一例であるステータス信号を供給させ、またクロック信号ソース 106 a ~ 106 d のいずれか 1 つからクロック制御モジュール 116 a に、ハードウェア設定情報の一例であるステータス信号を供給させる。

即ち、複数のトリガ信号ソース104a~104dがそれぞれ発生する複数のトリガ信号のうちの特定のトリガ信号を選択し、トリガ制御モジュール114aが有する複数のインターフェースのうちの特定のトリガ信号をトリガ制御モジュール114aに入力する特定のインターフェースを介して、トリガ制御モジュール114aにステータス信号を供給し、複数のクロック信号ソース106a~106dがそれぞれ発生する複数のクロック信号のうちの特定のクロック信号を選択し、クロック制御モジュール116aが有する複数のインターフェースのうちの特定のクロック信号をクロック制御モジュール116aに入力する特定のインターフェースを介して、クロック制御モジュール116aにステータス信号を供給する。

次に、サイト制御装置103 a は、本発明のイネーブル信号制御手段として機能し、システムコントロールバスを介してイネーブル信号発生要求を試験モジュール118 a に仕給し、特定の試験モジュール118 a にイネーブル信号

を生成させ、特定の試験モジュール118aにトリガ信号及びクロック信号を 供給するトリガ制御モジュール114a及びクロック制御モジュール116a にイネーブル信号を供給させる。

そして、サイト制御装置103aは、本発明の設定手段として機能し、ハー ドウェア設定情報に基づいて、特定の試験モジュール118aからイネーブル 5 信号を受け取ったトリガ制御モジュール114a及びクロック制御モジュール 1 1 6 a を、特定の試験モジュール 1 1 8 a に応じたトリガ信号及びクロック 信号を特定の試験モジュール118aに供給させるべく設定させる。具体的に は、システムコントロールバスを介して設定要求信号をトリガ制御モジュール 114aに供給し、特定のインターフェースからトリガ制御モジュール114 10 aに入力されたトリガ信号を特定の試験モジュール118aに供給させるべく、 トリガ制御モジュール114aのハードウェアを設定させる。また、システム コントロールバスを介して設定要求信号をクロック制御モジュール116aに 供給し、特定のインターフェースからクロック制御モジュール116aに入力 されたクロック信号を特定の試験モジュール118aに供給させるべく、クロ 15 ック制御モジュール116aのハードウェアを設定させる。

以上のように、トリガ信号ソース104a~104dからトリガ制御モジュール114a~114cにステータス信号を供給させ、クロック信号ソース106a~106dからクロック制御モジュール116a~116cにステータス信号を供給させ、また、試験モジュール118a~118cからトリガ制御モジュール114a~114c及びクロック制御モジュール116a~116cにイネーブル信号を供給させることにより、被試験デバイス150a~150cの試験を開始する直前に、トリガマトリックス110及びクロックマトリックス112のトリガ制御モジュール114a~114c及びクロック制御モジュール116a~116cにおける入力と出力との接続関係を設定することができる。そのため、オープンアーキテクチャにより実現された試験装置100において試験モジュールスロット120a~120cに搭載される試験モジュール118a~118cが任意に入れ替えられる場合であっても、トリガ制

20

25

御モジュール114 $a\sim114c$ 及びクロック制御モジュール116 $a\sim116c$ における入力と出力との接続を管理する管理テーブルを作成する必要がなく、また試験モジュール118 $a\sim118c$ の搭載位置に応じて試験プログラムを作成する必要もない。したがって、被試験デバイス150 $a\sim150c$ の試験を迅速に開始することができ、被試験デバイス150 $a\sim150c$ の試験に要する時間を短縮することができる。

5

10

図2は、本実施形態に係るトリガ制御モジュール114aの構成の第1の例を示す。本例に係るトリガ制御モジュール114aは、マルチプレクサ回路200、プライオリティエンコーダ202、及びフリップフロップ回路204を有する。本例に係るトリガ制御モジュール114aは、フリップフロップ回路204が保持するステータス情報により被試験デバイス150a~150cに応じたトリガ信号の試験モジュール118aの供給を制御する。

まず、被試験デバイス150a~150cの試験が開始される前におけるト リガ制御モジュール114aのハードウェア設定について説明する。制御装置 群102の命令に基づいてトリガ信号ソース104a~104dの少なくとも 15 1つによってステータス信号がトリガ制御モジュール114aに供給されると、 プライオリティエンコーダ202は、複数のトリガ信号ソース104a~10 4 d から複数のインターフェースを介して供給された信号を取り込み、トリガ 信号ソース104a~104dのうちのいずれがステータス信号を供給してい 20 るかを示すステータス情報を算出してフリップフロップ回路204に供給する。 また、制御装置群102の命令に基づいて試験モジュール118aによってイ ネーブル信号がフリップフロップ回路204に供給され、制御装置群102か らフリップフロップ回路204に設定要求信号が供給されると、フリップフロ ップ回路204は、設定要求信号に基づいて、設定要求信号が供給されたとき 25 にプライオリティエンコーダ202から供給されているステータス情報を、マ ルチプレクサ回路200による制御信号の選択を制御するセレクト信号として 保持する。これにより、トリガ制御モジュール114aのハードウェア設定が なされ、入力と出力との接続が決定される。

次に、被試験デバイス150a~150cの試験動作中におけるトリガ制御モジュール114aの動作について説明する。フリップフロップ回路204は、上述のように試験開始前に保持したステータス情報をセレクト信号としてマルチプレクサ回路200に供給する。そして、マルチプレクサ回路200は、制御装置群102の命令に基づいてトリガ信号ソース104a~104dが発生したトリガ信号がトリガ制御モジュール114aに複数のインターフェースを介して供給された場合に、フリップフロップ回路204から供給されたセレクト信号に基づいて、複数のインターフェースのそれぞれが入力する複数のトリガ信号から特定の試験モジュール118aに供給するトリガ信号を選択し、試験モジュール118aに供給する。

5

10

15

20

25

なお、トリガ制御モジュール114b~114cは、上述したトリガ制御モジュール114aと同一の構成及び機能を有する。また、クロック制御モジュール116a~116cは、トリガ信号とクロック信号との違いを除き、上述したトリガ制御モジュール114aと同一の構成及び機能を有する。即ち、クロック制御モジュール116a~116cは、マルチプレクサ回路200、プライオリティエンコーダ202、及びフリップフロップ回路204と同一の構成及び機能を有するマルチプレクサ回路、プライオリティエンコーダ、及びフリップフロップ回路204と同一の構成及び機能を有するマルチプレクサ回路、プライオリティエンコーダ、及びフリップフロップ回路を有する。

本例によるトリガ制御モジュール114aによれば、被試験デバイス150 $a\sim150$ cの試験開始前に、プライオリティエンコーダ202にステータス情報を生成させてフリップフロップ回路204にセレクト信号として保持させることによりトリガ制御モジュール114a~114c及びクロック制御モジュール116a~116cのハードウェア設定を行い、試験モジュール118 $a\sim118$ cに応じたトリガ信号ソース104a~104d及びクロック信号ソース106a~106dを適切に選択させて試験動作を行うことができる。

図3は、本実施形態に係るトリガ制御モジュール114aの構成の第2の例を示す。本例に係るトリガ制御モジュール114aを有する試験装置100においては、サイト制御装置103aは、被試験デバイス150aに試験信号を

供給する試験モジュール118aにイネーブル信号を生成させ、試験モジュー ル118aにトリガ信号を供給するトリガ制御モジュール114aにイネーブ ル信号を供給させる。そして、サイト制御装置103aは、被試験デバイス1 50aの試験を制御するためのトリガ信号をトリガ制御モジュール114aに 入力する第1インターフェースからハードウェア設定情報を供給する。そして、 5 サイト制御装置103aは、第1インターフェースからトリガ制御モジュール 114aに入力されたトリガ信号を試験モジュール118aに供給させるべく、 トリガ制御モジュール114aを設定させる。また、サイト制御装置103a は、被試験デバイス150bに試験信号を供給する試験モジュール118bに イネーブル信号を生成させ、試験モジュール118bにトリガ信号を供給する 10 トリガ制御モジュール114bにイネーブル信号を供給させる。そして、サイ ト制御装置103aは、被試験デバイス150bの試験を制御するためのトリ ガ信号をトリガ制御モジュール114bに入力する第2インターフェースから ハードウェア設定情報を供給する。そして、サイト制御装置103aは、第2 インターフェースからトリガ制御モジュール114bに入力されたトリガ信号 15 をトリガ試験モジュール118bに供給させるべく、トリガ制御モジュール1 14bを設定させる。

即ち、本例に係るトリガ制御モジュール114aは、マルチプレクサ回路300、プライオリティエンコーダ302、フリップフロップ回路304、フリップフロップ回路306、及び複数の論理積回路308a~308dを有する。そして、本例に係るトリガ制御モジュール114aは、フリップフロップ回路306が保持するステータス情報により被試験デバイス150a~150cの種類に応じた種類のトリガ信号の試験モジュール118a~の供給が制御され、フリップフロップ回路304が保持するステータス情報によりさらに試験モジュール118a~118cに応じたトリガ信号の試験モジュール118a~の供給が制御される。

20

25

まず、被試験デバイス150a~150cの試験が開始される前におけるトリガ制御モジュール114aのハードウェア設定について説明する。制御装置

群102の命令に基づいてトリガ信号ソース104a~104dの少なくとも1つによって、試験モジュール118aの試験対象である被試験デバイス150aの種類に応じたステータス信号がトリガ制御モジュール114aに供給されると、フリップフロップ回路306に入力される。また、制御装置群102の命令に基づいて試験モジュール118aによってイネーブル信号がフリップフロップ回路306に供給され、制御装置群102からフリップフロップ回路306に設定要求信号が供給されると、フリップフロップ回路306は、設定要求信号が供給されると、フリップフロップ回路306は、設定要求信号に基づいて、設定要求信号が供給されたときに複数のトリガ信号ソース104a~104dから供給されている信号を、被試験デバイス150aの種類に応じたトリガ信号の選択情報であるステータス情報として保持する。

5

10

15

20

そして、制御装置群102の命令に基づいてトリガ信号ソース104a~104dの少なくとも1つによって、試験モジュール118aに応じたステータス信号がトリガ制御モジュール114aに供給されると、複数の論理積回路308a~308dに入力される。また、フリップフロップ回路306は、制御装置群102から供給される設定要求信号に基づいて、保持しているステータス情報を出力して複数の論理積回路308a~308dに入力する。複数の論理積回路308a~308dに入力する。複数の論理積回路308a~308dに入力する。複数の論のもりが信号ソース104a~104dから供給されている信号のそれぞれと、フリップフロップ回路306から入力されるステータス情報とを論理積演算し、プライオリティエンコーダ302に供給する。即ち、論理積回路308a~308dは、被試験デバイス150aの種類に応じてトリガ制御モジュール114aに供給される複数のステータス信号と、被試験デバイス150aに応じてトリガ制御モジュール114aに供給される複数のステータス信号とを論理積演算してプライオリティエンコーダ302に供給する。

25 そして、プライオリティエンコーダ302は、論理積回路308a~308 dから供給されたステータス信号の演算結果を取り込み、トリガ信号ソース1 04a~104dのうちのいずれが、被試験デバイス150aの種類に応じた ステータス信号及び試験モジュール118aに応じたステータス信号を供給し ているかを示すステータス情報を算出してフリップフロップ回路304に供給する。そして、制御装置群102の命令に基づいて試験モジュール118aによってイネーブル信号がフリップフロップ回路304に供給され、制御装置群102からフリップフロップ回路304に設定要求信号が供給されると、フリップフロップ回路304は、設定要求信号に基づいて、設定要求信号が供給されたときにプライオリティエンコーダ302から供給されているステータス情報を、マルチプレクサ回路300による制御信号の選択を制御するセレクト信号として保持する。これにより、トリガ制御モジュール114aのハードウェア設定がなされ、入力と出力との接続が決定される。

5

20

25

10 次に、被試験デバイス150a~150cの試験動作中におけるトリガ制御 モジュール114aの動作について説明する。フリップフロップ回路304は、上述のように試験開始前に保持したステータス情報をセレクト信号としてマル チプレクサ回路300に供給する。そして、マルチプレクサ回路300は、制 御装置群102の命令に基づいてトリガ信号ソース104a~104dが発生 したトリガ信号がトリガ制御モジュール114aに複数のインターフェースを 介して供給された場合に、フリップフロップ回路304から供給されたセレクト信号に基づいて、複数のインターフェースのそれぞれが入力する複数のトリ ガ信号から特定の試験モジュール118aに供給するトリガ信号を選択し、試験モジュール118aに供給する。

なお、トリガ制御モジュール114b~114cは、上述したトリガ制御モジュール114aと同一の構成及び機能を有する。また、クロック制御モジュール116a~116cは、トリガ信号とクロック信号との違いを除き、上述したトリガ制御モジュール114aと同一の構成及び機能を有する。即ち、クロック制御モジュール116a~116cは、マルチプレクサ回路300、プライオリティエンコーダ302、フリップフロップ回路304、フリップフロップ回路306、及び複数の論理積回路308a~308dと同一の構成及び機能を有するマルチプレクサ回路、プライオリティエンコーダ、フリップフロップ回路、フリップフロップ回路、及び複数の論理積回路を有する。

本例によるトリガ制御モジュール114aによれば、被試験デバイス150 $a\sim150c$ の試験開始前に、フリップフロップ回路306及びプライオリティエンコーダ302によってステータス情報を生成させてフリップフロップ回路304にセレクト信号として保持させることによりトリガ制御モジュール114 $a\sim114c$ 及びクロック制御モジュール116 $a\sim116c$ のハードウェア設定を行うことができる。そして、被試験デバイス150 $a\sim150c$ の種類、及び試験モジュール118 $a\sim118c$ に応じたトリガ信号ソース104 $a\sim104d$ 及びクロック信号ソース106 $a\sim106d$ を適切に選択させて試験動作を行うことができる。

5

図4は、本実施形態に係るトリガ制御モジュール114aの構成の第3の例 10 を示す。本例に係るトリガ制御モジュール114aを有する試験装置100に おいては、制御装置群102は、サイト制御装置103aによって制御される 第1サイトに属する試験モジュール118aにイネーブル信号を生成させ、試 験モジュール118aにトリガ信号を供給するトリガ制御モジュール114a にイネーブル信号を供給させる。そして、制御装置群102は、サイト制御装 15 置103aの制御に基づいて生成されたトリガ信号をトリガ制御モジュール1 1 4 a に入力する第1インターフェースからハードウェア設定情報を供給する。 そして、制御装置群102は、第1インターフェースからトリガ制御モジュー ル114aに入力されたトリガ制御信号を、トリガ制御モジュール114aか ら試験モジュール118aに供給させるべく、トリガ制御モジュール114a 20 を設定させる。また、制御装置群102は、サイト制御装置103bによって 制御される第2サイトに属する試験モジュール118bにイネーブル信号を生 成させ、試験モジュール118bにトリガ制御信号を供給するトリガ制御モジ ュール114bにイネーブル信号を供給させる。そして、制御装置群102は、 25 サイト制御装置103bの制御に基づいて生成されたトリガ信号をトリガ制御 モジュール114bに入力する第2インターフェースからハードウェア設定情 報を供給する。そして、制御装置群102は、第2インターフェースからトリ ガ制御モジュール114bに入力されたトリガ制御信号をトリガ制御モジュー

ル114bに供給させるべく、トリガ制御モジュール114bを設定させる。 さらに、サイト制御装置103aは、被試験デバイス150aに試験信号を 供給する試験モジュール118aにイネーブル信号を生成させ、試験モジュー ル118aにトリガ信号を供給するトリガ制御モジュール114aにイネーブ ル信号を供給させる。そして、サイト制御装置103aは、被試験デバイス1 5 50aの試験を制御するためのトリガ信号をトリガ制御モジュール114aに 入力する第1インターフェースからハードウェア設定情報を供給する。そして、 サイト制御装置103aは、第1インターフェースからトリガ制御モジュール 1 1 4 a に入力されたトリガ信号を試験モジュール 1 1 8 a に供給させるべく、 トリガ制御モジュール114aを設定させる。また、サイト制御装置103b 10 は、被試験デバイス150bに試験信号を供給する試験モジュール118bに イネーブル信号を生成させ、試験モジュール118bにトリガ信号を供給する トリガ制御モジュール114bにイネーブル信号を供給させる。そして、サイ ト制御装置103bは、被試験デバイス150bの試験を制御するためのトリ ガ信号をトリガ制御モジュール114bに入力する第2インターフェースから 15 ハードウェア設定情報を供給する。そして、サイト制御装置103bは、第2 インターフェースからトリガ制御モジュール114bに入力されたトリガ信号 をトリガ試験モジュール118bに供給させるべく、トリガ制御モジュール1 14bを設定させる。

即ち、本例に係るトリガ制御モジュール114aは、マルチプレクサ回路400、プライオリティエンコーダ402、フリップフロップ回路404、フリップフロップ回路406、複数の論理積回路408a~408d、フリップフロップ回路410、及び複数の論理積回路412a~412dを有する。そして、本例に係るトリガ制御モジュール114aは、フリップフロップ回路410が保持するステータス情報によりサイト制御装置103a~103bの種類に応じた種類のトリガ信号の試験モジュール118aへの供給が制御され、フリップフロップ回路406が保持するステータス情報によりさらに被試験デバイス150a~150cの種類に応じた種類のトリガ信号の試験モジュール1

20

25

18aへの供給が制御され、フリップフロップ回路404が保持するステータス情報によりさらに試験モジュール118a~118cに応じたトリガ信号の試験モジュール118a~の供給が制御される。

まず、被試験デバイス150a~150cの試験が開始される前におけるトリガ制御モジュール114aのハードウェア設定について説明する。制御装置群102の命令に基づいてトリガ信号ソース104a~104dの少なくとも1つによって、サイト制御装置103aの種類に応じたステータス信号がトリガ制御モジュール114aに供給されると、フリップフロップ回路410に入力される。また、制御装置群102の命令に基づいて試験モジュール118aによってイネーブル信号がフリップフロップ回路410に供給され、制御装置群102からフリップフロップ回路410に設定要求信号が供給されると、フリップフロップ回路410は、設定要求信号に基づいて、設定要求信号が供給されたときに複数のトリガ信号ソース104a~104dから供給されている信号を、サイト制御装置103aの種類に応じたトリガ信号の選択情報であるステータス情報として保持する。

そして、制御装置群102の命令に基づいてトリガ信号ソース104a~104dの少なくとも1つによって、被試験デバイス150aの種類に応じたステータス信号がトリガ制御モジュール114aに供給されると、複数の論理積回路412a~412dに入力される。また、フリップフロップ回路410は、制御装置群102から供給される設定要求信号に基づいて、保持しているステータス情報を出力して複数の論理積回路412a~412dに入力する。複数の論理積回路412a~412dに入力する。複数の論理積回路412a~412dに入力する。複数の論理積回路412a~412dに入力する。複数の論理積回路412a~412dに入力する。複数の論理積回路412a~412dは、カイト制御装406に供給する。即ち、論理積回路412a~412dは、サイト制御装置103aの種類に応じてトリガ制御モジュール114aに供給される複数のステータス信号と、被試験デバイス150aの種類に応じてトリガ制御モジュール114aに供給される複数のステータス信号とを論理積演算してフリップ

フロップ回路406に供給する。

5

そして、制御装置群102の命令に基づいて試験モジュール118aによってイネーブル信号がフリップフロップ回路406に供給され、制御装置群102からフリップフロップ回路406に設定要求信号が供給されると、フリップフロップ回路406は、設定要求信号に基づいて、設定要求信号が供給されたときに複数の論理積回路412a~412dから供給されている信号を、サイト制御装置103aの種類及び被試験デバイス150aの種類に応じたトリガ信号の選択情報であるステータス情報として保持する。

そして、制御装置群102の命令に基づいてトリガ信号ソース104a~1 04dの少なくとも1つによって、試験モジュール118aに応じたステータ 10 ス信号がトリガ制御モジュール114aに供給されると、複数の論理積回路4 08a~408dに入力される。また、フリップフロップ回路406は、制御 装置群102から供給される設定要求信号に基づいて、保持しているステータ ス情報を出力して複数の論理積回路408a~408dに入力する。複数の論 15 理積回路408a~408dのそれぞれは、複数のトリガ信号ソース104a ~104dから供給されている信号のそれぞれと、フリップフロップ回路40 6から入力されるステータス情報とを論理積演算し、プライオリティエンコー ダ402に供給する。即ち、論理積回路408a~408dは、サイト制御装 置103aの種類に応じてトリガ制御モジュール114aに供給される複数の ステータス信号と、被試験デバイス150aの種類に応じてトリガ制御モジュ 20 ール114aに供給される複数のステータス信号との論理積演算結果と、被試 験デバイス150aに応じてトリガ制御モジュール114aに供給される複数 のステータス信号とを論理積演算してプライオリティエンコーダ402に供給 する。

25 そして、プライオリティエンコーダ402は、論理積回路408a~408 dから供給されたステータス信号の演算結果を取り込み、トリガ信号ソース1 04a~104dのうちのいずれが、サイト制御装置103aの種類に応じた ステータス信号、被試験デバイス150aの種類に応じたステータス信号、及 び試験モジュール118 a に応じたステータス信号を供給しているかを示すステータス情報を算出してフリップフロップ回路404に供給する。そして、制御装置群102の命令に基づいて試験モジュール118 a によってイネーブル信号がフリップフロップ回路404に供給され、制御装置群102からフリップフロップ回路404に設定要求信号が供給されると、フリップフロップ回路404は、設定要求信号に基づいて、設定要求信号が供給されたときにプライオリティエンコーダ402から供給されているステータス情報を、マルチプレクサ回路400による制御信号の選択を制御するセレクト信号として保持する。これにより、トリガ制御モジュール114aのハードウェア設定がなされ、入力と出力との接続が決定される。

次に、被試験デバイス150a~150cの試験動作中におけるトリガ制御モジュール114aの動作について説明する。フリップフロップ回路404は、上述のように試験開始前に保持したステータス情報をセレクト信号としてマルチプレクサ回路400に供給する。そして、マルチプレクサ回路400は、制御装置群102の命令に基づいてトリガ信号ソース104a~104dが発生したトリガ信号がトリガ制御モジュール114aに複数のインターフェースを介して供給された場合に、フリップフロップ回路404から供給されたセレクト信号に基づいて、複数のインターフェースのそれぞれが入力する複数のトリガ信号から特定の試験モジュール118aに供給するトリガ信号を選択し、試験モジュール118aに供給する。

なお、トリガ制御モジュール114b~114cは、上述したトリガ制御モジュール114aと同一の構成及び機能を有する。また、クロック制御モジュール116a~116cは、トリガ信号とクロック信号との違いを除き、上述したトリガ制御モジュール114aと同一の構成及び機能を有する。即ち、クロック制御モジュール116a~116cは、マルチプレクサ回路400、プライオリティエンコーダ402、フリップフロップ回路404、フリップフロップ回路406、複数の論理積回路408a~408d、フリップフロップ回路410、及び複数の論理積回路412a~412dと同一の構成及び機能を

有するマルチプレクサ回路、プライオリティエンコーダ、フリップフロップ回路、フリップフロップ回路、複数の論理積回路、フリップフロップ回路、及び複数の論理積回路を有する。

5

10

15

20

25

本例によるトリガ制御モジュール114aによれば、被試験デバイス150 $a \sim 150$ c の試験開始前に、フリップフロップ回路410、フリップフロップ回路406、及びプライオリティエンコーダ402によってステータス情報を生成させてフリップフロップ回路404にセレクト信号として保持させることによりトリガ制御モジュール114a~114c及びクロック制御モジュール116a~116cのハードウェア設定を行うことができる。そして、サイト制御装置103a~103bの種類、被試験デバイス150a~150cの種類、及び試験モジュール118a~118cに応じたトリガ信号ソース104a~104d及びクロック信号ソース106a~106dを適切に選択させて試験動作を行うことができる。

以上のように、本実施形態に係る試験装置100によれば、オープンアーキテクチャにより実現された場合であって、試験モジュール118a~118cが任意の位置に搭載された場合にであっても、トリガ制御モジュール114a~114c及びクロック制御モジュール116a~116cにおける入力と出力との接続を簡単かつ正確に制御することができる。そのため、従来技術に係る試験装置のように、トリガ制御モジュール114a~114c及びクロック制御モジュール116a~116cにおける入力と出力との接続を管理する管理テーブルや、試験モジュール118a~118cの搭載位置に応じた試験プログラムを作成する必要がないので、被試験デバイス150a~150cの試験に要する時間を短縮することができる。

以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

請求の範囲

1. 被試験デバイスを試験するための異なる種類の試験信号をそれぞれ生成する異なる種類の試験モジュールが選択的に搭載される試験モジュールスロットを複数備える試験装置であって、

前記複数の試験モジュールスロットのそれぞれに搭載された前記複数の試験 モジュールの動作を制御するための制御信号を、前記複数の試験モジュールに それぞれ供給する複数の制御モジュールと、

前記複数の試験モジュールのうちの特定の試験モジュールに、前記特定の試 10 験モジュールに応じた前記制御信号を与えるべく、前記制御モジュールに予め 設定すべきハードウェア設定情報を供給する設定情報供給手段と、

前記特定の試験モジュールにイネーブル信号を生成させ、前記特定の試験モジュールに前記制御信号を供給する前記制御モジュールに前記イネーブル信号 を供給させるイネーブル信号制御手段と、

15 前記ハードウェア設定情報に基づいて、前記特定の試験モジュールから前記 イネーブル信号を受け取った前記制御モジュールを、前記特定の試験モジュー ルに応じた前記制御信号を前記特定の試験モジュールに供給させるべく設定さ せる設定手段と

を備える試験装置。

5

25

20 2. 前記制御モジュールは、複数の異なる種類の前記制御信号のそれぞれを 入力する複数のインターフェースを有し、

前記設定情報供給手段は、前記複数の制御信号のうちの特定の制御信号を選択し、前記複数のインターフェースのうちの前記特定の制御信号を前記制御モジュールに入力する特定のインターフェースを介して、前記制御モジュールに前記ハードウェア設定情報を供給し、

前記設定手段は、前記特定のインターフェースから前記制御モジュールに入力された前記制御信号を前記特定の試験モジュールに供給させるべく、前記制御モジュールを設定させる請求項1に記載の試験装置。

3. 前記制御モジュールは、

前記複数のインターフェースのそれぞれが入力する前記複数の制御信号から 前記特定の試験モジュールに供給する前記制御信号を選択するマルチプレクサ 回路と、

- 5 前記特定の試験モジュールから前記イネーブル信号を受け取っている場合に、 前記設定手段から供給される設定要求信号に基づいて、前記特定のインターフェースから前記ハードウェア設定情報が入力されていることを示す情報を、前 記マルチプレクサ回路による前記制御信号の選択を制御するセレクト信号として保持するフリップフロップ回路と
- 10 をさらに有する請求項2に記載の試験装置。
 - 4. 前記制御信号は、前記試験モジュールの動作を制御するトリガ信号であり、

前記マルチプレクサ回路は、前記複数のインターフェースがそれぞれ入力する複数の種類の異なる前記トリガ信号から前記特定の試験モジュールに供給すべきトリガ信号を選択して供給する請求項3に記載の試験装置。

5. 前記制御信号は、前記試験モジュールの動作を制御するクロック信号であり、

前記マルチプレクサ回路は、前記複数のインターフェースがそれぞれ入力する複数の種類の異なる前記クロック信号から前記特定の試験モジュールに供給 すべきクロック信号を選択して供給する請求項3に記載の試験装置。

6. 前記制御モジュールは、

15

20

25

前記複数のインターフェースのそれぞれが前記制御信号として入力する、前記試験モジュールの動作を制御する複数の異なる種類のトリガ信号から前記特定の試験モジュールに供給するトリガ信号を選択する第1マルチプレクサ回路と、

前記特定の試験モジュールから前記イネーブル信号を受け取っている場合に、 前記設定手段から供給される設定要求信号に基づいて、前記特定のインターフ ェースから前記ハードウェア設定情報が入力されていることを示す情報を、前 記第1マルチプレクサ回路による前記トリガ信号の選択を制御するセレクト信号として保持する第1フリップフロップ回路と、

前記複数のインターフェースのそれぞれが前記制御信号として入力する、前記試験モジュールの動作を制御する複数の異なる種類のクロック信号から前記特定の試験モジュールに供給するクロック信号を選択する第2マルチプレクサ回路と、

前記特定の試験モジュールから前記イネーブル信号を受け取っている場合に、 前記設定手段から供給される設定要求信号に基づいて、前記特定のインターフ ェースから前記ハードウェア設定情報が入力されていることを示す情報を、前 記第2マルチプレクサ回路による前記クロック信号の選択を制御するセレクト 信号として保持する第2フリップフロップ回路と

をさらに有する請求項2に記載の試験装置。

- 7. 前記複数の試験モジュールのうちの第1試験モジュールの動作を制御する第1サイト制御装置と、
- 15 前記複数の試験モジュールのうちの第2試験モジュールの動作を制御する第2サイト制御装置と

をさらに備え、

5

10

20

前記イネーブル信号制御手段は、前記第1試験モジュールに前記イネーブル信号を生成させ、前記第1試験モジュールに前記制御信号を供給する前記複数の制御モジュールのうちの第1制御モジュールに前記イネーブル信号を供給させ、

前記設定情報供給手段は、前記第1サイト制御装置の制御に基づいて生成された前記制御信号を前記第1制御モジュールに入力する第1インターフェースから前記ハードウェア設定情報を供給し、

25 前記設定手段は、前記第1インターフェースから前記第1制御モジュールに 入力された前記制御信号を、前記第1制御モジュールから前記第1試験モジュールに供給させるべく、前記第1制御モジュールを設定させ、また、

前記イネーブル信号制御手段は、前記第2試験モジュールに前記イネーブル

信号を生成させ、前記第2試験モジュールに前記制御信号を供給する前記複数の制御モジュールのうちの第2制御モジュールに前記イネーブル信号を供給させ、

前記設定情報供給手段は、前記第2サイト制御装置の制御に基づいて生成さ 5 れた前記制御信号を前記第2制御モジュールに入力する第2インターフェース から前記ハードウェア設定情報を供給し、

前記設定手段は、前記第2インターフェースから前記第2制御モジュールに 入力された前記制御信号を前記第2試験モジュールに供給させるべく、前記第 2制御モジュールを設定させる請求項2に記載の試験装置。

10 8. 当該試験装置は、複数の前記被試験デバイスを同時に試験し、

15

25

前記イネーブル信号制御手段は、前記複数の被試験デバイスのうちの第1被 試験デバイスに試験信号を供給する、前記複数の試験モジュールのうちの第1 試験モジュールに前記イネーブル信号を生成させ、前記第1試験モジュールに 前記制御信号を供給する前記複数の制御モジュールのうちの第1制御モジュー ルに前記イネーブル信号を供給させ、

前記設定情報供給手段は、前記第1被試験デバイスの試験を制御するための 前記制御信号を前記第1制御モジュールに入力する第1インターフェースから 前記ハードウェア設定情報を供給し、

前記設定手段は、前記第1インターフェースから前記第1制御モジュールに 20 入力された前記制御信号を前記第1試験モジュールに供給させるべく、前記第 1制御モジュールを設定させ、また、

前記イネーブル信号制御手段は、前記複数の被試験デバイスのうちの第2被 試験デバイスに試験信号を供給する、前記複数の試験モジュールのうちの第2 試験モジュールに前記イネーブル信号を生成させ、前記第2試験モジュールに 前記制御信号を供給する前記複数の制御モジュールのうちの第2制御モジュー ルに前記イネーブル信号を供給させ、

前記設定情報供給手段は、前記第2被試験デバイスの試験を制御するための 前記制御信号を前記第2制御モジュールに入力する第2インターフェースから 前記ハードウェア設定情報を供給し、

前記設定手段は、前記第2インターフェースから前記第2制御モジュールに 入力された前記制御信号を前記第2試験モジュールに供給させるべく、前記第 2制御モジュールを設定させる請求項2に記載の試験装置。

5 9. 前記複数の試験モジュールは、前記被試験デバイスのアナログ試験を行 うアナログ測定モジュールであり、

前記複数の制御モジュールは、前記複数のアナログ測定モジュールの動作を 制御するための制御信号を、前記複数のアナログ測定モジュールにそれぞれ供 給する請求項1に記載の試験装置。

要約書

異なる種類の試験モジュールが選択的に搭載される試験モジュールスロットを複数備える試験装置であって、複数の試験モジュールの動作を制御するための制御信号を、複数の試験モジュールにそれぞれ供給する複数の制御モジュールと、複数の試験モジュールのうちの特定の試験モジュールに、特定の試験モジュールに応じた制御信号を与えるべく、制御モジュールにハードウェア設定情報を供給する設定情報供給手段と、特定の試験モジュールにイネーブル信号を生成させ、制御モジュールに供給させるイネーブル信号制御手段と、特定の試験モジュールからイネーブル信号を受け取った制御モジュールを、特定の試験モジュールに応じた制御信号を特定の試験モジュールに供給させるべく設定させる設定手段とを備える。

5

10